大家好，如果您還對(duì)PCB設(shè)計(jì)中如何考慮EMC問題？不太了解，沒有關(guān)系，今天就由本站為大家分享PCB設(shè)計(jì)中如何考慮EMC問題？的知識(shí)，包括PCB設(shè)計(jì)時(shí)，對(duì)于EMC有哪些需要注意的方面的問題都會(huì)給大家分析到，還望可以解決大家的問題，下面我們就開始吧！

如何從PCB層設(shè)計(jì)開始控制EMC問題

首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。疊層對(duì)EMI來說，主要是提供信號(hào)最短回流路徑、減小耦合面積和抑制差模干擾。另外地層與電源層緊密耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。PCBEMC設(shè)計(jì)布局布線經(jīng)驗(yàn)1、整體布局1）高速、中速、低速電路要分開；2）強(qiáng)電流、高電壓、強(qiáng)輻射元器件遠(yuǎn)離弱電流、低電壓、敏感元器件；3）模擬、數(shù)字、電源、保護(hù)電路要分開；4）多層板設(shè)計(jì)，有單獨(dú)的電源和地平面；5）對(duì)熱敏感的元器件（含液態(tài)介質(zhì)電容、晶振）盡量遠(yuǎn)離大功率元器件、散熱器等熱源。2、整體布線1）關(guān)鍵信號(hào)線走線避免跨分割；2）關(guān)鍵信號(hào)線走線避免“U”型或“O”型；3）關(guān)鍵信號(hào)線走線是否人為繞長(zhǎng)；4）關(guān)鍵信號(hào)線是否距離邊沿和接口400mil以上；5）相同功能的總線要并行走，中間不要夾叉其它信號(hào)；6）晶振下面是否走線；7）開關(guān)電源下面是否走線；8）接收和發(fā)送信號(hào)要分開走，不能互相夾叉。

PCB設(shè)計(jì)時(shí)，對(duì)于EMC有哪些需要注意的方面

這個(gè)問題是有很多方面的，包括電源，地，信號(hào)走線方方面面，今天臥龍會(huì)上尉Shonway給大家稍微講一下吧。

層疊需要注意的

1，層疊設(shè)計(jì)時(shí)，每個(gè)信號(hào)層必須要有一個(gè)參考平面地。也就是說所有信號(hào)的投影都要在一個(gè)參考平面內(nèi)。如果線布到參考平面之外，就會(huì)使信號(hào)回路面積增大，導(dǎo)至差模輻射增大。如下圖1，就是布線的投影參考平面，左邊的布線在投影參考平面之內(nèi)，右邊圖布線在投影參考平面外了。

圖1

2，八層板的層疊一般如下圖所示，每一信號(hào)層都有一個(gè)地層作為投影參考層做為對(duì)應(yīng)，電源與地之間也是相鄰，以使電源電流回路最短。

圖2

電源需要注意的問題

1，對(duì)于雙面板，電源線與地線必須足夠粗，不只是因?yàn)殡娏鞔笮枰嫶?。電源，地線粗還能有效抑制信號(hào)之間的干擾。

2，電源層與地層最好提相鄰的，這樣能保證電源電流的回路面積。如下圖3所示

圖3

3，電源層最好比地平面內(nèi)縮20H，這個(gè)H就是電源與地之間的介質(zhì)厚度，這樣能有效控制邊緣輻射的產(chǎn)生。如下圖4所示

圖4

信號(hào)布線需要注意的問題

1，如果是高速信號(hào)，多層板最好把信號(hào)布在里層，這樣即能抗外界的干擾，也能避免線路板對(duì)外界產(chǎn)生輻射。

2，一些關(guān)鍵信號(hào)，最好是布在兩地平面之間，這樣信號(hào)質(zhì)量最好，即保證通暢的信號(hào)回流路徑，又能保證關(guān)鍵信號(hào)不會(huì)被干擾。就是說參考平面最好是相鄰兩面都是地。

3，所有接口金屬管腳不要空著，都要良好接地，對(duì)于高頻，RF接口，空著的金屬管腳就是一個(gè)天線，有輻射隱患！

大家有不明白的，在留言區(qū)評(píng)論，我們知道的都會(huì)給大家詳細(xì)回答，評(píng)論區(qū)寫不下的話，我們會(huì)專門再寫一篇。覺得不錯(cuò)的話，也請(qǐng)大家關(guān)注，點(diǎn)贊，轉(zhuǎn)發(fā)！

原創(chuàng)：臥龍會(huì)上尉Shonway

臥龍會(huì)，臥虎藏龍，IT高手匯聚!由多名經(jīng)驗(yàn)豐富的IT工程師組成。歡迎關(guān)注，評(píng)論，轉(zhuǎn)發(fā)。

pcb設(shè)計(jì)中需要注意哪些問題

布線拓樸對(duì)信號(hào)完整性的影響當(dāng)信號(hào)在高速PCB板上沿傳輸線傳輸時(shí)可能會(huì)產(chǎn)生信號(hào)完整性問題。意法半導(dǎo)體的網(wǎng)友tongyang問：對(duì)于一組總線(地址，數(shù)據(jù)，命令)驅(qū)動(dòng)多達(dá)4、5個(gè)設(shè)備(FLASH、SDRAM等)的情況，在PCB布線時(shí)，是總線依次到達(dá)各設(shè)備，如先連到SDRAM，再到FLASH……還是總線呈星型分布，即從某處分離，分別連到各設(shè)備。這兩種方式在信號(hào)完整性上.對(duì)此，李寶龍指出，布線拓?fù)鋵?duì)信號(hào)完整性的影響，主要反映在各個(gè)節(jié)點(diǎn)上信號(hào)到達(dá)時(shí)刻不一致，反射信號(hào)同樣到達(dá)某節(jié)點(diǎn)的時(shí)刻不一致，所以造成信號(hào)質(zhì)量惡化。一般來講，星型拓?fù)浣Y(jié)構(gòu)，可以通過控制同樣長(zhǎng)的幾個(gè)分支，使信號(hào)傳輸和反射時(shí)延一致，達(dá)到比較好的信號(hào)質(zhì)量。在使用拓?fù)渲g，要考慮到信號(hào)拓?fù)涔?jié)點(diǎn)情況、實(shí)際工作原理和布線難度。不同的Buffer，對(duì)于信號(hào)的反射影響也不一致，所以星型拓?fù)洳⒉荒芎芎媒鉀Q上述數(shù)據(jù)地址總線連接到FLASH和SDRAM的時(shí)延，進(jìn)而無法確保信號(hào)的質(zhì)量;另一方面，高速的信號(hào)一般在DSP和SDRAM之間通信，F(xiàn)LASH加載時(shí)的速率并不高，所以在高速仿真時(shí)只要確保實(shí)際高速信號(hào)有效工作的節(jié)點(diǎn)處的波形，而無需關(guān)注FLASH處波形;星型拓?fù)浔容^菊花鏈等拓?fù)鋪碇v，布線難度較大，尤其大量數(shù)據(jù)地址信號(hào)都采用星型拓?fù)鋾r(shí)。焊盤對(duì)高速信號(hào)的影響在PCB中，從設(shè)計(jì)的角度來看一個(gè)過孔主要由兩部分組成：中間的鉆孔和鉆孔周圍的焊盤。有名為fulonm的工程師請(qǐng)教嘉賓焊盤對(duì)高速信號(hào)有何影響，對(duì)此，李寶龍表示：焊盤對(duì)高速信號(hào)有影響，其影響類似器件的封裝對(duì)器件的影響。詳細(xì)的分析，信號(hào)從IC內(nèi)出來以后，經(jīng)過邦定線、管腳、封裝外殼、焊盤、焊錫到達(dá)傳輸線，這個(gè)過程中的所有關(guān)節(jié)都會(huì)影響信號(hào)的質(zhì)量。但實(shí)際分析時(shí)，很難給出焊盤、焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)將他們都概括了，當(dāng)然這樣的分析在較低的頻率上可以接收，但對(duì)于更高頻率信號(hào)更高精度仿真就不夠精確?，F(xiàn)在的一個(gè)趨勢(shì)是用IBIS的V-I、V-T曲線描述Buffer特性，用SPICE模型描述封裝參數(shù)。如何抑制電磁干擾PCB是產(chǎn)生電磁干擾(EMI)的源頭，所以PCB設(shè)計(jì)直接關(guān)系到電子產(chǎn)品的電磁兼容性(EMC)。如果在高速PCB設(shè)計(jì)中對(duì)EMC/EMI予以重視，將有助縮短產(chǎn)品研發(fā)周期加快產(chǎn)品上市時(shí)間。因此，不少工程師在此次論壇中非常關(guān)注抑制電磁干擾的問題。例如，無錫祥生醫(yī)學(xué)影像有限責(zé)任公司的舒劍表示，在EMC測(cè)試中發(fā)現(xiàn)時(shí)鐘信號(hào)的諧波超標(biāo)十分嚴(yán)重，請(qǐng)問是不是要對(duì)使用到時(shí)鐘信號(hào)的IC的電源引腳做特殊處理，目前只是在電源引腳上連接去耦電容。在PCB設(shè)計(jì)中還有需要注意哪些方面以抑止電磁輻射呢?對(duì)此，李寶龍指出，EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導(dǎo)。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導(dǎo)方式傳播，此外，必要的匹配和屏蔽也是需要的。李寶龍也在回答WHITE網(wǎng)友的問題時(shí)指出，濾波是解決EMC通過傳導(dǎo)途徑輻射的一個(gè)好辦法，除此之外，還可以從干擾源和受害體方面入手考慮。干擾源方面，試著用示波器檢查一下信號(hào)上升沿是否太快，存在反射或Overshoot、undershoot或ringing，如果有，可以考慮匹配;另外盡量避免做50%占空比的信號(hào)，因?yàn)檫@種信號(hào)沒有偶次諧波，高頻分量更多。受害體方面，可以考慮包地等措施。RF布線是選擇過孔還是打彎布線對(duì)此，李寶龍指出，分析RF電路的回流路徑，與高速數(shù)字電路中信號(hào)回流不太一樣。二者有共同點(diǎn)，都是分布參數(shù)電路，都是應(yīng)用Maxwell方程計(jì)算電路的特性。但射頻電路是模擬電路，有電路中電壓V=V(t)、電流I=I(t)兩個(gè)變量都需要進(jìn)行控制，而數(shù)字電路只關(guān)注信號(hào)電壓的變化V=V(t)。因此，在RF布線中，除了考慮信號(hào)回流外，還需要考慮布線對(duì)電流的影響。即打彎布線和過孔對(duì)信號(hào)電流有沒有影響。此外，大多數(shù)RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號(hào)周圍各個(gè)地和電源上，仿真時(shí)需要使用3D場(chǎng)提取工具分析，這時(shí)候打彎布線和過孔的回流需要具體分析;高速數(shù)字電路分析一般只處理有完整平面層的多層PCB，使用2D場(chǎng)提取分析，只考慮在相鄰平面的信號(hào)回流，過孔只作為一個(gè)集總參數(shù)的R-L-C處理。

如何增加系統(tǒng)的抗電磁干擾能力

增加抗電磁干擾，可以注意以下方面

1、選用頻率低的微控制器：

選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。

2、減小信號(hào)傳輸中的畸變

微控制器主要采用高速CMOS技術(shù)制造。信號(hào)輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個(gè)門的輸出端通過一段很長(zhǎng)線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。當(dāng)Tpd＞Tr時(shí)，就成了一個(gè)傳輸線問題，必須考慮信號(hào)反射

在印制線路板上，信號(hào)通過一個(gè)7W的電阻和一段25cm長(zhǎng)的引線，線上延遲時(shí)間大致在4~20ns之間。也就是說，信號(hào)在印刷線路上的引線越短越好，最長(zhǎng)不宜超過25cm。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個(gè)。

3、減小信號(hào)線間的交叉干擾：

A點(diǎn)一個(gè)上升時(shí)間為Tr的階躍信號(hào)通過引線AB傳向B端。信號(hào)在AB線上的延遲時(shí)間是Td。在D點(diǎn)，由于A點(diǎn)信號(hào)的向前傳輸，到達(dá)B點(diǎn)后的信號(hào)反射和AB線的延遲，Td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為Tr的頁脈沖信號(hào)。在C點(diǎn)，由于AB上信號(hào)的傳輸與反射，會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB線上的延遲時(shí)間的兩倍，即2Td的正脈沖信號(hào)。這就是信號(hào)間的交叉干擾。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān)，與線間距離有關(guān)。當(dāng)兩信號(hào)線不是很長(zhǎng)時(shí)，AB上看到的實(shí)際是兩個(gè)脈沖的迭加。

4、減小來自電源的噪聲

電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號(hào)更經(jīng)受不住來自電源的干擾。

5、注意印刷線板與元器件的高頻特性

在高頻情況下，印刷線路板上的引線，過孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對(duì)高頻信號(hào)的反射，引線的分布電容會(huì)起作用，當(dāng)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí)，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射。

6、元件布置要合理分區(qū)

元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號(hào)耦合為最小。

7、處理好接地線

印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手段就是接地。

對(duì)于雙面板，地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返回地線，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個(gè)接地點(diǎn)上來。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。

8、用好去耦電容。

好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz以上的噪聲幾乎不起作用。

如何入門電磁兼容

1、可用在PCB走線上串接一個(gè)電阻的辦法，降低控制信號(hào)線上下沿跳變速率。2、盡量為繼電器等提供某種形式的阻尼（高頻電容、反向二極管等）。3、對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)到低噪聲區(qū)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減少信號(hào)反射。4、MCU無用端，要通過相應(yīng)的匹配電阻接電源。或接地或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空。5、閑置不用的門電路輸入端，不要懸空，而是通過相應(yīng)的匹配電阻接電源或接地。閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。6、為每個(gè)集成電路設(shè)一個(gè)高頻去耦電容，每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。7、用大容量的鉭電容或聚酯電容而不用電解電容作為電路板上的充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。

pcb設(shè)計(jì)工程師筆試面試一般考什么啊

一般會(huì)考電路知識(shí)，軟件應(yīng)用知識(shí)，安規(guī)方面的，生產(chǎn)工藝方面的，EMC方面的，PCB制程能力方面的。

能知道這些就可以所向睥睨了。

PCB設(shè)計(jì)中如何抑制電磁干擾

PCB板作為單元電路，或整機(jī)電路的承載，元器件分布及線路越來越密集。在設(shè)計(jì)和印制過程中，電磁干擾的抑制和當(dāng)是要考慮的首要因素。

干擾主要是電磁效應(yīng)造成的。一般抑制和避免電磁干擾的方法有兩種，1合理布線.強(qiáng)弱單元電路的分區(qū)布局。盡量減少平行線路的數(shù)量產(chǎn)生，雙面板交叉通過，單面板可采用跨接飛線。

跨接線路避免成環(huán)，防止生成天線效應(yīng)。時(shí)鐘線應(yīng)避免和電源線路平行分布，盡量與底線靠近。對(duì)于數(shù)據(jù)總線走向避開模擬線路，數(shù)模線路之間用地線分開。

2去耦電容和電感器件的合理配置，直流供電端用電感轉(zhuǎn)接，隔離去除殘存的交流成分。單元電路供電接入端，使用電解電容濾波。集成電路供電端接入小容量陶瓷電容。多個(gè)小規(guī)模集成電路供電端，用電解電容濾波。

對(duì)于一些存儲(chǔ)芯片，電源接入端和地線之間接入去耦電容。

關(guān)于PCB設(shè)計(jì)中如何考慮EMC問題？和PCB設(shè)計(jì)時(shí)，對(duì)于EMC有哪些需要注意的方面的介紹到此就結(jié)束了，不知道你從中找到你需要的信息了嗎 ？如果你還想了解更多這方面的信息，記得收藏關(guān)注本站。